※ 본 교육은 부트캠프 센터의 졸업이수 여건 중 '졸업 전 현장실습 1회 진행'을 충족 하는 교육 임.
다만, 진행 후 최소 교육 이수를 하여야 함.(출석 80%이상, 수행평가 참석 등)
안녕하십니까. 부트캠프 센터입니다.
부트캠프 사업단에서 수혜학생 실무역량강화를 위해 ETRI 동계 몰입식 위탁교육을 진행합니다.
1.교육진행: 각 학년별로 선수과목 이수가 필요(첨부파일 참조) 신청 후 온라인 선수과목을 이수 필요
2.일시: 26년 1월 5일~30일까지이며 각 교육별로 상이함
3.교육장소: 판교 SW-Soc융합아카데미(경기도 성남시 분당구 대왕판교로 712번길 22)
4.버스 이용 후 지정된 숙박 장소에서 숙박 예정.(교육장과 대중교통으로 약 30분 소요 됨.)
5.지원사항: 교육비, 버스비(왕복 버스), 숙박비 예정. (단 교육 중도 포기시 지원 불가능.)
6. 신청 : https://naver.me/x8DeMOPc
7. 신청기간: 2025.10.27.~2025.11.10. 15시까지
<강좌 일정>
| 번호 | 분야 | 강좌명 | 일정 | 
| 1 | 디지털(중급) | Verilog HDL-FPGA를 이용한 로직 설계 (*신설) | 1/5~1/16 | 
| 2 | 디지털(고급) | Verilog HDL – 다양한 회로설계 FPGA | 1/5~1/16 | 
| 3 | 디지털(중급) | Chip Synthesis (회로합성) & STA분석 - Synopsys | 1/5~1/16 | 
| 4 | 디지털(중급) | Chip Synthesis (회로합성) & STA분석 - Cadence | 1/5~1/16 | 
| 5 | 아날로그(초급) | 아날로그 회로 실무 기본 | 1/5~1/16 | 
| 6 | 아날로그(중급) | Full Custom Layout | 1/5~1/16 | 
| 7 | 디지털(심화) | System Verilog UVM | 1/19~1/30 | 
| 8 | 디지털(중급) | Chip 배치/배선(P&B5) 기본 이론 - Synopsys | 1/19~1/30 | 
| 9 | 디지털(중급) | Chip 배치/배선(P&B5) 기본 이론 - Cadence | 1/19~1/30 | 
| 10 | 아날로그(중급) | 아날로그 증폭기(OTA/OPAmp) 회로설계 | 1/19~1/30 | 
| 11 | 아날로그(심화) | Full Custom Layout Advanced | 1/19~1/30 | 
| 12 | SW(중급) | Embeded 시스템 SW 설계 | 1/19~1/30 | 
* [참고] 강좌별 온라인 강좌(선행학습) 필수:2개강좌
| 번호 | 분야 | 강좌명 | 일정 | 온라인 강좌 일정 | ||||
| 시스템반도체 회로설계 기초 | C 프로그래밍 활용 | Full Custom 설계 | 아날로그 혼성 신호 설계 | 시스템반도체 설계를 위한 컴퓨터 구조 및 SoC 구조 | ||||
| 1 | 디지털(중급) | Verilog HDL-FPGA를 이용한 로직 설계 (*신설) | 1/5~1/16 | 12/15~1/4 | 12/15~1/4 | |||
| 2 | 디지털(고급) | Verilog HDL – 다양한 회로설계 FPGA(고급) | 1/5~1/16 | 12/15~1/4 | 12/15~1/4 | |||
| 3 | 디지털(중급) | Chip Synthesis (회로합성) & STA분석 - Synopsys | 1/5~1/16 | 12/15~1/4 | 12/15~1/4 | |||
| 4 | 디지털(중급) | Chip Synthesis (회로합성) & STA분석 - Cadence | 1/5~1/16 | 12/15~1/4 | 12/15~1/4 | |||
| 5 | 아날로그(초급) | 아날로그 회로 실무 기본 | 1/5~1/16 | 12/15~1/4 | 12/15~1/4 | |||
| 6 | 아날로그(중급) | Full Custom Layout | 1/5~1/16 | 12/15~1/4 | 12/15~1/4 | |||
| 7 | 디지털(심화) | System Verilog UVM | 1/19~1/30 | 12/15~1/4 | 12/15~1/4 | |||
| 8 | 디지털(중급) | Chip 배치/배선(P&B5) 기본 이론 - Synopsys | 1/19~1/30 | 12/15~1/4 | 12/15~1/4 | |||
| 9 | 디지털(중급) | Chip 배치/배선(P&B5) 기본 이론 - Cadence | 1/19~1/30 | 12/15~1/4 | 12/15~1/4 | |||
| 10 | 아날로그(중급) | 아날로그 증폭기(OTA/OPAmp) 회로설계 | 1/19~1/30 | 12/15~1/4 | 12/15~1/4 | |||
| 11 | 아날로그(심화) | Full Custom Layout Advanced | 1/19~1/30 | 12/15~1/4 | 12/15~1/4 | |||
| 12 | SW(중급) | Embeded 시스템 SW 설계 | 1/19~1/30 | 12/15~1/4 | 12/15~1/4 | |||