※ 본 교육은 부트캠프 센터의 졸업이수 여건 중 '졸업 전 현장실습 1회 진행'을 충족 하는 교육 임.
다만, 진행 후 최소 교육 이수를 하여야 함.(출석 80%이상, 수행평가 참석 등)
안녕하십니까. 부트캠프 센터입니다.
부트캠프 사업단에서 수혜학생 실무역량강화를 위해 ETRI 하계 몰입식 위탁교육을 진행합니다.
1. 교육진행: 각 학년별로 선수과목 이수가 필요(첨부파일 참조) 신청 후 온라인 선수과목을 이수 필요
2. 일시: 26년 6월 29일~8월 14일까지이며 각 교육별로 상이함
3. 교육장소: 판교 SW-Soc융합아카데미(경기도 성남시 분당구 대왕판교로 712번길 22)
4. 대구대에서 성남까지 버스 이용 후 지정된 숙박 장소에서 숙박 예정.(교육장과 대중교통으로 약 30분 소요 됨.)
5. 지원내역: 교육비(1인 100만원 상당), 운임비(대구대-경기도), 숙박비용 / 식비 지원 불가능. (※ 단 신청 수요가 많지 않을 경우 버스, 숙박 등 개별 이용 후 추후 정산 함.)
6. 신청 : https://naver.me/GYD248X7
7. 신청기간: 2026.4.13.~2026.4.23. 16시까지
| 몰입식 강좌 수요조사 내용 | |||
| 번호 | 분야 | 강좌명 | 일정 |
| 1 | 디지털(고급) | Verilog HDL – 다양한 회로설계 FPGA | 6.29~7.10 |
| 2 | 디지털(심화) | Chip Synthesis (회로합성) & STA분석 - Synopsys | 6.29~7.10 |
| 3 | 아날로그(초급) | 아날로그 회로 실무 기본 | 6.29~7.10 |
| 4 | 디지털(고급) | Verilog HDL – 다양한 회로설계 FPGA | 7.13~7.24 |
| 5 | 디지털(고급) | System Verilog UVM | 7.13~7.24 |
| 6 | 디지털(심화) | Chip 배치/배선(P&R) 기본 이론 - Synopsys | 7.13~7.24 |
| 7 | 아날로그(고급) | Full Custom Layout | 8.3~8.14 |
| 8 | SW(심화) | Embeded 시스템 SW 설계 | 8.3~8.14 |
| [참고] 온라인 강좌 (선행학습) 필수 : 2개 강좌 (※ 이미 학습 실적(수료)있는 학생은 중복해서 재학습 필요 없음) | ||||||||
| 번호 | 분야 | 강좌명 | 일정 | 온라인 강좌 일정 | ||||
| 시스템반도체 회로설계 기초 | C 프로그래밍 활용 | Full Custom 설계 | 아날로그 혼성 신호 설계 |
시스템반도체 설계를 위한 컴퓨터 구조 및 SoC 구조 | ||||
| 1 | 디지털(고급) | Verilog HDL – 다양한 회로설계 FPGA | 6.29~7.10 | 6.8~6.26 | 6.8~6.26 | |||
| 2 | 디지털(심화) | Chip Synthesis (회로합성) & STA분석 - Synopsys | 6.29~7.10 | 6.8~6.26 | 6.8~6.26 | |||
| 3 | 아날로그(초급) | 아날로그 회로 실무 기본 | 6.29~7.10 | 6.8~6.26 | 6.8~6.26 | |||
| 4 | 디지털(고급) | Verilog HDL – 다양한 회로설계 FPGA | 7.13~7.24 | 6.22~7.10 | 6.22~7.10 | |||
| 5 | 디지털(고급) | System Verilog UVM | 7.13~7.24 | 6.22~7.10 | 6.22~7.10 | |||
| 6 | 디지털(심화) | Chip 배치/배선(P&R) 기본 이론 - Synopsys | 7.13~7.24 | 6.22~7.10 | 6.22~7.10 | |||
| 7 | 아날로그(고급) | Full Custom Layout | 8.3~8.14 | 7.13~7.31 | 7.13~7.31 | |||
| 8 | SW(심화) | Embeded 시스템 SW 설계 | 8.3~8.14 | 7.13~7.31 | 7.13~7.31 | |||
260413_몰입식 강좌 수요조사 내용.png